

UNIVERSIDAD DE SAN CARLOS DE GUATEMALA

FACULTAD DE INGENIERÍA

ORGANIZACIÓN COMPUTACIONAL

CATEDRÁTICO: ING. CARLOS LOZANO

TUTOR ACADÉMICO: CARLOS JOSÉ BLANCO GUZMÁN

VACACIONES JUNIO 2026

SECCIÓN A

GRUPO #1

Lógica Binaria y Combinacional

LOGIC CALC

202000834 - ALAN ESTUARDO SACALXOT TACÁN

202300469 - ANTHONY JOEL PATZÁN SIÁN

202307817 - HECTOR ANDRES ANDRES PEDRO

202106830 - WALTER MANUEL MENDOZA PÉREZ

202300697 - WILSON WILFREDO PEREZ OTZOY

201318644 - MYNOR ALEJANDRO CIFUENTES VELÁSQUEZ

GUATEMALA, 15 DE JUNIO DEL 2,026

Contenido

INTRODUCCIÓN	2
OBJETIVOS	3
GENERALES	4
ESPECÍFICOS	4
CONTENIDO DE LA PRACTICA	5
DIAGRAMAS DE DISEÑO	5
DIAGRAMA DE BLOQUES	6
MATERIAL Y EQUIPO UTILIZADO	11
PRESUPUESTO	12
APORTE INDIVIDUAL	13
CONCLUSIONES.....	14
ANEXOS	15

INTRODUCCIÓN

La presente práctica consiste en el diseño e implementación de una Unidad Aritmética Lógica (ALU) básica, utilizando lógica combinacional capaz de realizar tres tipos de operaciones:

Operaciones Aritméticas: Suma, resta, multiplicación y potenciación (elevación al cuadrado o al cubo) de dos números binarios (A y B) de cuatro bits. Los resultados se muestran en dos displays de 7 segmentos que manejan condiciones de acarreo (carry), desbordamiento (overflow) así mismo validar que en la resta sea $A \geq B$ de lo contrario se muestra "EE" (Error).

Para las Operaciones lógicas se utilizan compuertas AND, OR, XNOR y NAND. Realizando la operación comparativa se determina y muestra el número mayor y menor entre A y B en dos displays de 7 segmentos.

La implementación de circuitos combinacionales (sumadores completos, multiplexores, comparadores)

OBJETIVOS

GENERALES

Diseñar, simular e implementar físicamente una Unidad Aritmética Lógica (ALU) básica, capaz de ejecutar operaciones aritméticas, lógicas y comparativas entre dos números binarios de 4 bits, aplicando los principios de la lógica combinatorial y cumpliendo con las especificaciones técnicas establecidas.

ESPECÍFICOS

- Implementar las unidades funcionales: Construir utilizando compuertas lógicas y circuitos combinatoriales las tres unidades principales de la ALU: la unidad aritmética (suma, resta, multiplicación, potencia), la unidad lógica (AND, OR, XNOR, NAND) y la unidad comparativa, asegurando que sean mutuamente excluyentes en su salida.

- Optimizar el diseño y gestionar las salidas logrando un diseño de circuito que utilice la menor cantidad de componentes posible e implementar el sistema de visualización correcto para cada unidad (displays de 7 segmentos para resultados aritméticos/comparativos y LEDs para resultados lógicos), incluyendo la gestión de condiciones de error como el desbordamiento o la resta con resultado negativo..
- Validar el funcionamiento integral: Simular exhaustivamente el circuito completo en Proteus para verificar su correcto funcionamiento según la tabla de operaciones y ensamblar el prototipo físico de manera ordenada y legible.

CONTENIDO DE LA PRACTICA

DIAGRAMAS DE DISEÑO




Figura1. Diagrama en Proteus, sumador

Elaboración propia, 2026.




Figura2. Diagrama en Proteus, Potencia
Elaboración propia, 2026.




Figura3. Diagrama en Proteus, circuito comparador
Elaboración propia, 2026.




Diagrama en Proteus, Circuito Multiplicación Binaria 4 bits




Figura5. Diagrama en Proteus, circuito de operaciones lógicas

Elaboración propia, 2026

DIAGRAMA DE BLOQUES





Diagrama de Bloques Multiplicación

FUNCIONES BOOLEANAS

SUMA

In			Out	
A	B	Ci	Cout	Suma
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Función Booleana Suma = $A'B'Ci + A'BCi' + AB'Ci' + ABC$
 Suma = $A \text{ XOR } B \text{ XOR } C$ Cout
 = $A'BCi + AB'Ci + ABC' + ABCi$ Cout
 = $AB + Ci(A \text{ XOR } B)$

RESTA

In			Out	
A	B	Ci	Cout	Resta
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

Función Booleana Resta = $A'Ci + A'B' + BCi$
 = $A \text{ XOR } (B \text{ XOR } Ci)$ Cout
 = $A'B + A'Ci + Bci$

MULTIPLICACION

ENTRADAS A					A3	A2	A1	A0
ENTRADAS B				*	B3	B2	B1	B0
					B0A3	B0A2	B0A1	B0A0
				B1A3	B1A2	B1A1	B1A0	
			B2A3	B2A2	B2A1	B2A0		
		B3A3	B3A2	B3A1	B3A0			
SALIDAS	MR7	MR6	MR5	MR4	MR3	MR2	MR1	MR0

POTENCIA

A3, A2, A1, A0 son las entradas para la simulación del circuito.

PD	ENTRADAS				A ²	SALIDAS							
	A3	A2	A1	A0		R7	R6	R5	R4	R3	R2	R1	R0
0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	1	1	0	0	0	0	0	0	0	1
2	0	0	1	0	4	0	0	0	0	0	1	0	0
3	0	0	1	1	9	0	0	0	0	1	0	0	1
4	0	1	0	0	16	0	0	0	1	0	0	0	0
5	0	1	0	1	25	0	0	0	1	1	0	0	1
6	0	1	1	0	36	0	0	1	0	0	1	0	0
7	0	1	1	1	49	0	0	1	1	0	0	0	1
8	1	0	0	0	64	0	1	0	0	0	0	0	0
9	1	0	0	1	81	0	1	0	1	0	0	0	1

MAPAS DE KARNAUGH

Función 1 R_2

$A_1 A_0$	00	01	11	10
$A_3 A_2$	00	0	0	1
01	0	0	0	1
11	x	x	x	x
10	0	0	x	x

$R_2 = A_1 A_0' A_4$

Función 2 R_3

$A_1 A_0$	00	01	11	10
$A_3 A_2$	00	0	1	0
01	0	1	0	0
11	x	x	x	x
10	0	0	x	x

$\bar{A}_3 A_2 \bar{A}_1 A_0 + \bar{A}_3 \bar{A}_2 A_1 A_0$

$R_3 = A_0 \bar{A}_3 (A_2 \text{ XOR } A_1) A_4$

Función 3 R_4				
$A_3 A_2 \backslash A_1 A_0$	00	01	11	10
00	0	0	0	0
01	1	1	1	0
11	x	x	x	x
10	0	1	x	x

$R_4: A_2 \bar{A}_1 + A_3 A_0 + A_2 A_0$

Función 4 R_5				
$A_3 A_2 \backslash A_1 A_0$	00	01	11	10
00	0	0	0	0
01	0	0	1	1
11	x	x	x	x
10	0	0	x	x

$R_5 = A_2 A_1 A_0$

PD	ENTRADAS				A^3	SALIDAS							
	A3	A2	A1	A0		R7	R6	R5	R4	R3	R2	R1	R0
0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	1	1	0	0	0	0	0	0	0	1
2	0	0	1	0	9	0	0	0	0	1	0	0	0
3	0	0	1	1	27	0	0	0	1	1	0	1	1
4	0	1	0	0	64	0	1	0	0	0	0	0	0

Salidas Cuadrado:

F0	A0
F1, F7	Tierra
F2	$A1 A_0' A_4$
F3	$A_0 A_3' (A_2 \text{ xor } A_1) A_4$
F4	$A_2 A_1' + A_2 A_0 + A_3 A_0$
F5	$A_2 A_1 A_4$
F6	A3

Salidas Cubo:

F0	A0
F1	$A1 A_0$
F2, F7	Tierra
F3	A1
F4	$A1 A_0$
F5	Tierra
F6	A2

MAPAS DE KARNAUGH de operaciones lógicas

AND				
AB\CD	0	1	11	10
0	0	0	0	0
1	0	0	0	0
11	0	0	1	0
10	0	0	0	0
OR				
AB\CD	0	1	11	10
0	0	1	1	1
1	1	1	1	1
11	1	1	1	1
10	1	1	1	1
NOT				
A	F	A		
0	1	1		
1	0	0		

NAND				
AB\CD	0	1	11	10
0	1	1	1	1
1	1	1	1	1
11	1	1	0	1
10	1	1	1	1
XNOR				
AB\CD	0	1	11	10
0	1	0	1	0
1	0	1	0	1
11	1	0	1	0
10	0	1	0	1

MATERIAL Y EQUIPO UTILIZADO

Materiales	Especificación
------------	----------------

Compuerta AND	74LS08
Compuerta OR	74LS32
Compuerta NOT	74LS04
Resistores	1K Ω / 330 Ω
Dip Switch	4 entradas
LED	Diodo Emisor de luz
Protoboard	galletas de 830 puntos
Comparador	7485/74285
Decoder	7447/7448
Sumador	7483/74283
Multiplexores	74157
Demultiplexores	74138
Cable para protoboard	color negro y rojo
Bateria de 6v	6V

*Tabla 3. Tabla de materiales utilizados.
Elaboración propia, 2026.*

PRESUPUESTO

Cantidad	Descripcion	Precio	Subtotal
13	Resistencia de 1k Ω	0,50	6,50
32	Resistencia de 330 Ω	0,50	16,00
7	Compuerta OR 74LS32	7,00	49,00
13	Compuerta AND 74LS08	7,00	91,00
6	Compuerta XOR 74LS86	7,00	42,00
6	Inversor NOT 74LS04	7,00	42,00
6	Protoboard 830 puntos	40,00	240,00
1	Bateria 9V	9,00	9,00
1	Broche para bateria de 9Volt	2,00	2,00
8	Display de 7 segmentos	5,00	40,00
38	Resistencias de 10k Ω	0,50	19,00
1	Compuerta 74LS157	10,00	10,00
6	Sumador 74LS283	9,00	54,00
5	LED azul	1,00	5,00
8	LED rojo	4,00	32,00
8	LED verde	1,00	8,00
6	Decodificador	9,00	54,00
6	DIP SWITCH de 4 buttons	4,00	24,00
5	push buttons	1,25	6,25
6	alambre para protoboard rojo	3,00	18,00
4	alambre para protoboard azul	3,00	12,00
4	alambre para protoboard verde	3,00	12,00
2	alambre para protoboard negro	3,00	6,00
7	Resistencias de 1k Ω	0,50	3,50
4	Resistencias de 220 Ω	0,50	2,00
2	Decoder BCD 7448	9,00	18,00
1	Compuerta NOT 74LS04	7,00	7,00
2	Compuerta OR 74LS32	7,00	14,00
6	Multiplexor 74LS157	10,00	60,00
1	Comparador 74LS85	9,00	9,00
1	Sumador 74LS283	9,00	9,00
1	Demultiplexor 74LS138	10,00	10,00
3	Compuerta AND 74LS08	7,00	21,00
1	Compuerta XOR 74LS86	7,00	7,00
2	DIP SWITCH de 4 buttons	4,00	8,00
2	Display de 7 segmentos	5,00	10,00

TOTAL Q. Q966,25

APORTE INDIVIDUAL

WILSON WILFREDO PEREZ OTZOY

- Elaboración del modulo comparativo de dos numeros de 4 bits, solo hasta el numero 9 en decimal, mostrando en un display el mayor y en otro el menor, respectivamente, validando que, si son iguales, se muestren en ambos displays simultáneamente.
- Elaboración de selector de operación, con un indicador led si es aritmética o lógica.
- Aporte en la elaboración del informe.

WALTER MANUEL MENDOZA PÉREZ

- Elaboracion del modulo de potencia de dos numeros binarios de 4 bits mostrando el resultado decimal en dos displays.
- Aporte en la elaboración del informe.

ANTHONY JOEL PATZÁN SIÁN

- Elaboración de la operacion de unidad aritmética de la resta de dos numeros binarios o de bits y luego mostrar el resultado en displays de 7 segmentos.

- Aporte de la elaboración del informe.

MYNOR ALEJANDRO CIFUENTES VELÁSQUEZ

- Elaboración en el módulo de la unidad aritmética, específicamente la multiplicación de 4 bits con salida en decimales en dos displays de 7 segmentos.
- Aporte en la elaboración del informe

ALAN ESTUARDO SACALXOT TACÁN


- Elaboración en el módulo de combinaciones lógicas de 4 bits AND, OR, NAND, XNOR con salida de 4 leds.
- Aporte en la elaboración del informe

CONCLUSIONES


- La elaboración de circuitos lógicos combinacionales y aritméticos en distintas maneras para cada operación aritmética lógica suma resta multiplicación y potencia, implementados en protoboard.

- La implementación de las unidades funcionales mediante lógica combinacional demostró ser fundamental para el éxito de la ALU. Mediante el uso de compuertas lógicas, sumadores y multiplexores, se logró construir de manera efectiva y independiente las unidades aritmética, lógica y comparativa. Este proceso no solo consolidó la comprensión del funcionamiento interno de estos circuitos, sino que también aseguró que las operaciones fueran mutuamente excluyentes, cumpliendo así con el primer objetivo específico de la práctica.
- La utilización de comparadores, decoders o circuitos integrados de compuertas simples, fueron implementadas para la creación de cada sección aritmética diferente, determinando así la calculadora completa con una amplia resolución de operaciones aritméticas.


ANEXOS




Selector de operaciones.




Unidad Comparativa.




Sumador binario de 4 bits.




Restador binario de 4 bits



Multiplificador Binario de 4 bits



Potencia en Binario de 4 bits



Combinaciones Lógicas